A processor has an instruction decoder including a register number translation unit for translating a register number specified by an instruction into the number of a physical register to be actually used in execution of the instruction. In an operation to decode an instruction, after a register number specified by the instruction is translated into the number of a physical register to be actually used in execution of the instruction, a register rename unit replaces the number of the physical register with the number of a rename register. As a result, the translation of a register number specified by the instruction into the number of a physical register to be actually used in execution of the instruction can be changed dynamically at run time even for a superscalar processor carrying out register renaming operations.

Un processor ha un decodificatore di istruzione compreso un'unità di traduzione di numero del registro per la traduzione del numero del registro specificato tramite un'istruzione nel numero di registro fisico realmente per essere usato nell'esecuzione dell'istruzione. In un funzionamento per decodificare un'istruzione, dopo che un numero del registro specificato tramite l'istruzione sia tradotto in numero di registro fisico realmente da usare nell'esecuzione dell'istruzione, un registro cambia titolo l'unità sostituisce il numero del registro fisico con il numero di registro di cambiamento titolo. Di conseguenza, la traduzione di un numero del registro specificato tramite l'istruzione nel numero di registro fisico realmente per essere usato nell'esecuzione dell'istruzione può essere cambiata dinamicamente a runtime anche per un processor superscalar che effettua il registro che cambia titolo i funzionamenti.