Optimal routing line segments and associated buffers are pre-engineered for each family of ASIC chips by simulating wires segments of various lengths using distributed resistance and capacitance wire models, and by estimating crosstalk from neighboring line segments. During ASIC design, space is reserved on the ASIC substrate for fabricating the buffers, which are selectively connected by local metal and diffusion structures to form long distance interconnections. Signals are passed from an ASIC circuit structure to a selected long distance interconnection by connecting an output terminal of the ASIC structure either to the input terminal of a buffer located at one end of the interconnection, or by connecting the output terminal directed to a line segment of the interconnection.

La linea ottimale segmenti ed amplificatori collegati di percorso pre-è costruita per ogni famiglia dei circuiti integrati di ASIC simulando i segmenti dei legare di varie lunghezze usando i modelli distribuiti del legare di capacità e di resistenza e valutando la diafonia dalla linea segmenti vicina. Durante il disegno di ASIC, lo spazio è riservato sul substrato di ASIC per fabbricare gli amplificatori, che sono collegati selettivamente dalle strutture locali di diffusione e del metallo per formare le interconnessioni di distanza lunga. I segnali sono passati da una struttura del circuito di ASIC ad un'interconnessione selezionata di distanza lunga collegando un terminale di uscita della struttura di ASIC al terminale dell'input di un amplificatore situato ad una conclusione dell'interconnessione, o collegando il terminale di uscita diretto verso una linea segmento dell'interconnessione.