This invention concerns a novel traceback memory management method and apparatus in which a memory stores Viterbi trellis state records and shifts the records in a manner so that the memory mirrors the relevant portion of the trellis accessed during the traceback for error correction and decoding. Several pointers are used so that a random access memory (RAM) can store and access the Viterbi trellis state records with only a minimum amount of hardware required to implement the memory accesses. In certain instances, where memory length is a power of 2, entire elements needed in the address generation steps are eliminated by the invention, thereby saving valuable chip area and clock cycles.

Esta invención se refiere a un método de la gerencia de la memoria del traceback de la novela y el aparato en el cual una memoria almacena el estado del enrejado de Viterbi registra y cambia de puesto los expedientes de una manera de modo que la memoria refleje la porción relevante del enrejado alcanzado durante el traceback para la corrección y descifrar de error. Se utilizan varios indicadores de modo que una memoria de acceso al azar (ESPOLÓN) pueda almacenar y tener acceso a los expedientes del estado del enrejado de Viterbi con solamente una cantidad mínima de hardware requerida para poner los accesos de memoria en ejecucio'n. En ciertos casos, donde está una energía la longitud de la memoria de 2, los elementos enteros necesitados en los pasos de la generación de la dirección son eliminados por los ciclos del reloj valiosos de la invención, de tal modo el ahorrar área de la viruta y.