A computer architecture to process move instructions by allowing multiple mappings between logical registers and the same physical register. In one embodiment, a counter is associated with each physical register to indicate when the physical register is free. A register-to-register move instruction is processed by mapping the logical destination register of the move instruction to the same physical register to which the logical source register of the move instruction is mapped. An immediate-to-register move instruction is processed by mapping the logical destination register of the move instruction to a physical register storing the immediate.

Un'architettura di calcolatore alle istruzioni trattate di movimento permettendo i rilievi multipli fra i registri logici e lo stesso registro fisico. In un incorporamento, un contatore è associato con ogni registro fisico per indicare quando il registro fisico è libero. Un'istruzione di movimento di inter-registro è proceduta tracciando il registro di destinazione logico dell'istruzione di movimento allo stesso registro fisico a cui il registro logico di fonte dell'istruzione di movimento è tracciato. Immediato-$$$-REGISTRI l'istruzione di movimento è proceduto tracciando il registro di destinazione logico dell'istruzione di movimento ad un registro fisico che immagazzina l'immediato.

 
Web www.patentalert.com

< Downloading programs to control a device

< Meta-address architecture for parallel, dynamically reconfigurable computing

> Profile driven code motion and scheduling

> Ultrasonic method and system for shear wave parameter estimation

~ 00078