An apparatus and method are provided for determining initial information about a macro instruction prior to decoding of the macro instruction by translation logic within a pipeline microprocessor. The apparatus includes an instruction cache divided into a number of cache ways, each of the cache ways storing a number of cache lines that have been retrieved from memory. As a linear address within a next instruction pointer is provided to retrieve a the macro instruction from the cache, indexed cache lines from each of the cache ways are predecoded by predecode logic. Predecoding is performed in parallel with translation of the linear address to a physical address by translation lookaside buffer logic. The bytes of the indexed cache lines, along with corresponding predecode information fields, are provided to way selection logic. When a cache hit occurs, the way selection logic forwards for translation the cache line bytes and predecode information fields that correspond to the cache way corresponding to the macro instruction.

Een apparaat en een methode worden verstrekt voor het bepalen van aanvankelijke informatie over een macroinstructie voorafgaand aan het decoderen van de macroinstructie door vertaallogica binnen een pijpleidingsmicroprocessor. Het apparaat omvat een instructiegeheim voorgeheugen dat in een aantal geheim voorgeheugenmanieren wordt verdeeld, elk van de geheim voorgeheugenmanieren die een aantal geheim voorgeheugenlijnen opslaan die van geheugen zijn teruggewonnen. Aangezien een lineair adres binnen een volgende instructiewijzer wordt verstrekt om de macroinstructie van het geheime voorgeheugen terug te winnen, zijn de geïndexeerde geheim voorgeheugenlijnen van elk van de geheim voorgeheugenmanieren predecoded door predecodelogica. Predecoding wordt uitgevoerd parallel met vertaling van de lineaire toespraak aan een fysiek adres door de logica van de vertaallookasidebuffer. De bytes van de geïndexeerde geheim voorgeheugenlijnen, samen met overeenkomstige predecode informatiegebieden, worden verstrekt aan de logica van de manierselectie. Wanneer een geheim voorgeheugenklap voorkomt, de logica van de manierselectie voorwaarts voor vertaling de bytes van de geheim voorgeheugenlijn en predecode de informatiegebieden die aan de geheim voorgeheugenmanier beantwoorden die aan de macroinstructie beantwoordt.

 
Web www.patentalert.com

< Queue incorporating a duplicate counter per entry

< Method and apparatus for connecting single master devices to a multimaster wired-and bus environment

> System and method for communicating with an integrated circuit

> Method and apparatus for forcing system components to temporarily enter a standby mode of operation during switching events

~ 00077