Scan path structures are provided for integrated circuits which contain one or more cores or levels of sub-cores embedded within the cores. Circuitry is provided to permit scan testing of scan elements, such as scan wrapper cells and scan chains, in the cores and sub-cores by providing scan paths which share access to limited numbers of scan test ports of the integrated circuit under test. This solves the problem of having sufficient scan ports at the integrated circuit boundaries for the increasingly higher number of scan paths which require access to these scan ports.

Scan-Wegstrukturen werden zur Verfügung gestellt für integrierte Schaltungen, die einen oder mehr Kerne oder Niveaus der Vor-Kerne enthalten, die innerhalb der Kerne eingebettet werden. Schaltkreis wird zur Erlaubnisscan-Prüfung der Scan-Elemente, wie Scan-Verpackung Zellen und Scan-Ketten, in den Kernen und in den Vor-Kernen vom Zur Verfügung stellen der Scan-Wege zur Verfügung gestellt, die Anteilzugang zu den begrenzten Anzahlen von Scan-Testtoren der integrierten Schaltung unter Test. Dieses löst das Problem des Habens der genügenden Scan-Tore an den Schaltunggrenzen für die in zunehmendem Maße höhere Zahl Scan-Wegen, die Zugang zu diesen Scan-Toren erfordern.