Flash memory cells are provided that include a first source/drain region and a second source/drain region separated by a channel region. A first gate opposes. A first gate insulator separates the first gate from the channel. The first gate insulator includes a graded composition gate insulator. A second gate is separated from the first gate insulator by a second gate insulator. The above memory cells produce gate insulators with less charging at the interface between composite insulator layers and provide gate insulators with low surface state densities. The memory cells substantially reduce large barrier heights or energy problems by using dielectrics having suitably, adjustably lower barrier heights in contact with the polysilicon floating gate. Such adjustable barrier heights of controlled thicknesses can be formed using a silicon suboxide and a silicon oxycarbide dielectrics prepared according to the process as described herein.

As pilhas de memória flash são contanto que inclua uma primeira região de source/drain e uma segunda região de source/drain separadas por uma região da canaleta. Uma primeira porta opõe-se. Um primeiro isolador da porta separa a primeira porta da canaleta. O primeiro isolador da porta inclui um isolador classificado da porta da composição. Uma segunda porta é separada do primeiro isolador da porta por um segundo isolador da porta. As pilhas de memória acima produzem isoladores da porta com mais menos carregar na relação entre camadas compostas do isolador e fornecem isoladores da porta com as densidades de estado de superfície baixas. As pilhas de memória reduzem substancialmente alturas grandes da barreira ou os problemas de energia usando os dielectrics que têm apropriadamente, abaixam adjustably alturas da barreira no contato com a porta flutuando do polysilicon. Tais alturas ajustáveis da barreira de espessuras controladas podem ser dadas forma usando um suboxide do silicone e os dielectrics de um oxycarbide do silicone preparados de acordo com o processo como descritos nisto.