In one embodiment, a number of parameter values for an inductor, such as a spiral inductor, are received. Examples of the parameter values are Number of Turns, Spacing, Width, Xsize, and Ysize parameter values. From the received parameter values, a number of parasitic values for a subcircuit model of the inductor are determined. For example, parasitic resistor values and parasitic capacitor values of the inductor are determined. The parasitic resistor values and parasitic capacitor values are used in simulating the circuit comprising the inductor. An inductor layout is then generated that results in parasitic values that are the same as the parasitic values already used in simulating the circuit comprising the inductor. As such, the parasitic values of the inductor have already been taken into account in the initial circuit simulation and, there is no need to extract the internal parasitics of the inductor for further circuit simulations.

En una encarnación, un número de valores de parámetro para un inductor, tal como un inductor espiral, se reciben. Los ejemplos de los valores de parámetro son número los valores de parámetro de las vueltas, del espaciamiento, de la anchura, de Xsize, y de Ysize. De los valores de parámetro recibidos, un número de valores parásitos para un modelo del subcircuit del inductor se determinan. Por ejemplo, los valores parásitos del resistor y los valores parásitos del condensador del inductor se determinan. Los valores parásitos del resistor y los valores parásitos del condensador se utilizan en la simulación del circuito que abarca el inductor. Una disposición del inductor entonces se genera que da lugar a los valores parásitos que son iguales que los valores parásitos usados ya en la simulación del circuito que abarca el inductor. Como tal, los valores parásitos del inductor considerado ya en la simulación de circuito inicial y, no hay necesidad de extraer el parasitics interno del inductor para simulaciones de circuito más futuras.

 
Web www.patentalert.com

< Method for fabricating high aspect ratio structures in perovskite material

< Graded composition gate insulators to reduce tunneling barriers in flash memory devices

> Integrated circuit inductor with a magnetic core

> Three-dimensional micro-coils in planar substrates

~ 00077