A microprocessor includes a first bus and a second bus capable of operating simultaneously, a single port memory divided into a plurality of banks, a bus switch circuit provided between the plurality of banks and the first and second buses, and a processor core connected to the first and second buses and the single port memory. The bus switch circuit may be controlled statically, independent of activities on the buses, or may be controlled dynamically according to the activities.

Een microprocessor omvat een eerste bus en een tweede bus geschikt om gelijktijdig te werken, één enkel havengeheugen die in een meerderheid van banken wordt verdeeld, een kring van de busschakelaar die tussen de meerderheid van banken en de eerste en tweede bussen wordt verstrekt, en een bewerkerkern die aan de eerste en tweede bussen wordt aangesloten en het enige havengeheugen. De kring van de busschakelaar kan statisch worden gecontroleerd, onafhankelijk van activiteiten op de bussen, of kan dynamisch volgens de activiteiten worden gecontroleerd.