A circuit arrangement, apparatus and method control the transfer of data into an intermediate buffer associated with a split transaction bus by conditioning such transfer on both the amount of free space in the intermediate buffer and whether a data transfer request associated with such transfer of data is ready to be processed at a shared resource that is the target for the data transfer request. In an example embodiment, data transfer requests represent AGP write transactions to a shared memory, and control logic for an intermediate buffer used to store the write data associated with such transactions is configured to selectively inhibit the storage of write data associated with an AGP write transaction unless both at least one block of free space (representing the minimum amount of space necessary to start the write transaction) exists in the intermediate buffer, and the shared memory is ready to process the transaction.

Un arreglo, un aparato y un método del circuito controlan la transferencia de datos en un almacenador intermediario intermedio asociado a un autobús partido de la transacción condicionando tal transferencia en la cantidad de espacio libre en el almacenador intermediario intermedio y si una petición de la transferencia de datos asociada a tal transferencia de datos es lista ser procesado en un recurso compartido que sea la blanco para la petición de la transferencia de datos. En una encarnación del ejemplo, las peticiones de la transferencia de datos representan AGP escriben transacciones a una memoria compartida, y la lógica de control para un almacenador intermediario intermedio usado para almacenar los datos del escribir asociados a tales transacciones se configura para inhibir selectivamente el almacenaje de escribe los datos asociados a un AGP escribe la transacción a menos que ambo por lo menos un bloque de espacio libre (que representa la cantidad de espacio mínima necesaria para comenzar la transacción del escribir) exista en el almacenador intermediario intermedio, y la memoria compartida es lista procesar la transacción.

 
Web www.patentalert.com

< Multi-point link aggregation spoofing

< Receiver initiated recovery algorithm (RIRA) for the layer 2 tunneling protocol (L2TP)

> Carrier-grade SNMP interface for fault monitoring

> Message preprocessing operations indicated by an associated descriptor read and descriptors belonging to a category of preprocessing descriptors and a category of instruction descriptors

~ 00076