A method for simulating verification of an IC design. The method generally comprises the steps of (A) generating one or more transactions of a simulation and (B) testing the one or more transactions and possibly generating an exception. The exception may be configured to initiate a modification of step (A).

Метод для имитировать проверку конструкции IC. Метод вообще состоит из шагов (A) производя one or more трудыов имитации и (B) испытывающ one or more трудыы и по возможности производящ исключение. Исключение может быть установлено для того чтобы начать изменение шага (a).