A semiconductor memory device comprising: an active layer in which are formed a transistor source, channel and drain; a gate for the transistor; a layer of ferroelectric material; and an electrode for applying a voltage to the ferroelectric material; the electrode being spaced apart from the gate, the layer of ferroelectric material having two stable states of internal polarization, and the arrangement being such that the two states of polarization have a detectable difference in effect upon the transfer characteristic of the transistor. The arrangement enables cross-talk between memory cells upon write to be avoided and can mitigate physical interface problems between the ferroelectric material and the active layer.

Une comportement de dispositif de mémoire à semiconducteurs : une couche active dans laquelle sont formés une source, un canal et un drain de transistor ; une porte pour le transistor ; une couche de matériel ferroelectric ; et une électrode pour s'appliquer une tension au matériel ferroelectric ; l'électrode étant espacée indépendamment de la porte, de la couche de matériel ferroelectric ayant deux états stables de polarisation interne, et de l'arrangement étant tel que les deux états de polarisation ont une différence discernable en effet sur le transfert caractéristique du transistor. L'arrangement permet l'interférence entre les cellules de mémoire lors écrivent pour être évités et peuvent atténuer des problèmes physiques d'interface entre le matériel ferroelectric et la couche active.