The apparatus corrects a data detection error caused by baseline wandering in an optical PRML read channel. The apparatus includes error detection circuitry and error correction circuitry. The error detection circuitry monitors a serial output signal from the optical PRML read channel and a first set of input signals to the optical PRML read channel to detect an error event associated with baseline wandering. The error detection circuitry deems the error event to have occurred when three conditions are satisfied. First, a bit sequence represented by the serial output signal matches a first bit sequence associated with the error event. Second, a first difference in a first set of consecutive values represented by the first set of input signals is within a first range of values associated with the error event. Third, a second difference in a second set of consecutive values of the first input signal is within a second range of values associated with the error event. The error detection circuitry responds to satisfaction of all three conditions by asserting an error signal. The error correction circuitry responds to assertion of the error signal by modifying a pair of consecutive bits represented by the serial output signal to generate a corrected output signal having a second bit sequence.

El aparato corrige un error de la detección de los datos causado por la línea de fondo que vaga en un canal leído PRML óptico. El aparato incluye el trazado de circuito de la detección de error y el trazado de circuito de la corrección de error. El trazado de circuito de la detección de error supervisa una señal de salida serial del PRML óptico leyó el canal y un primer sistema de señales de entrada al PRML óptico leyó el canal para detectar un acontecimiento del error asociado a la línea de fondo que vagaba. El trazado de circuito de la detección de error juzga el acontecimiento del error para haber ocurrido cuando tres condiciones están satisfechas. Primero, una secuencia del pedacito representada por la señal de salida del cuento por entregas empareja una primera secuencia del pedacito asociada al acontecimiento del error. En segundo lugar, una primera diferencia en un primer sistema de valores consecutivos representados por el primer sistema de señales de entrada está dentro de una primera gama de los valores asociados al acontecimiento del error. Tercero, una segunda diferencia en un segundo sistema de valores consecutivos de la primera señal de entrada está dentro de una segunda gama de los valores asociados al acontecimiento del error. El trazado de circuito de la detección de error responde a la satisfacción de las tres condiciones afirmando una señal del error. El trazado de circuito de la corrección de error responde a la aserción de la señal del error modificando un par de pedacitos consecutivos representados por la señal de salida serial de generar una señal de salida corregida que tiene una segunda secuencia del pedacito.

 
Web www.patentalert.com

< Write strategy and timing

< Multiple source generic memory access interface providing significant design flexibility among devices requiring access to memory

> Method and apparatus for enabling internet access with DVD bitstream content

> Method and apparatus for enforcing DVD parental control across an enterprise

~ 00075