A process for evaluating and correcting virtual integrated circuit designs includes a method and apparatus for determining a ratio of an amount of material, i.e. polysilicon or metal, in any given layer to an area of the layer. The ratio is then compared to a predetermined target ratio, which is based on a ratio of the total amount of the material to the entire area of the I-C design. The process then automatically inserts or deletes an amount of material from the layer as needed, using any of four methods. These methods include deletion, scaling, deletion and scaling or striping. The ratio for an erroneous layer is rechecked after the first correction is performed and the entire process is repeated using a Newton-Raphson or a Least Absolute Deviation Regression method until the ratio falls within the predetermined tolerances. If the layer has been filled, the layer is further checked for short circuits, fill isolation violations, antenna violations and the like which may have resulted from the material fill. The evaluation and correction process proceeds for each layer of the virtual integrated circuit design until the entire design has been evaluated and corrected.

Ein Prozeß für das Auswerten und das Beheben der virtuellen Schaltungdesigns schließt eine Methode und einen Apparat für die Bestimmung eines Verhältnisses einer Menge Materials, d.h. polysilicon oder Metall, in irgendeiner gegebenen Schicht zu einem Bereich der Schicht mit ein. Das Verhältnis wird dann mit einem vorbestimmten Zielverhältnis verglichen, das auf einem Verhältnis der Gesamtmenge des Materials zum gesamten Bereich des IS-Designs basiert. Der Prozeß dann automatisch setzt ein oder löscht eine Menge Material aus der Schicht, wie mit irgendwelchen von vier Methoden gebraucht. Diese Methoden schließen Auslassung, Skalierung, Auslassung und Skalierung oder Striping ein. Das Verhältnis für eine fehlerhafte Schicht wird nachgeprüft, nachdem die erste Korrektur durchgeführt ist und der gesamte Prozeß mit einem Newton-Raphson oder einer wenigen absoluten Abweichung-Rückbildungmethode wiederholt wird, bis das Verhältnis innerhalb der vorbestimmten Toleranzen fällt. Wenn die Schicht gefüllt worden ist, wird die Schicht weiter auf kurze Stromkreise, Füllelokalisierung Verletzungen, Antenne Verletzungen und dergleichen überprüft, die aus der materiellen Fülle resultiert sein können. Die Auswertung und Korrekturprozeßerträge für jede Schicht der virtuellen integrierten Schaltung entwerfen, bis das gesamte Design ausgewertet worden und behoben worden ist.