A pixel cell for a silicon LC light valve features a plurality of transparent electrically conducting pixel electrodes formed over a grounded reflective metal backplane. Dielectric material intervenes between the transparent electrodes and the grounded reflective backplane. This dielectric material, alone or in combination with the transparent electrode, creates a reflectance enhancing coating generating constructive interference of light reflected by the underlying backplane. The dielectric material also serves as the dielectric of an additional capacitive component having the active electrode and the grounded reflective metal backplane as plates. This architecture enhances the storage capacitance of the pixel cell, lowering sensitivity of the pixel to current leakage and reducing the pixel cell surface area. This pixel architecture also reduces the appearance of dark lines attributable to absorption of light in inter-pixel regions.

Ένα κύτταρο εικονοκυττάρου για μια ελαφριά βαλβίδα πυριτίου LC χαρακτηρίζει μια πολλαπλότητα των διαφανών ηλεκτροδίων εικονοκυττάρου ηλεκτρικά διεύθυνσης που διαμορφώνονται πέρα από στηριγμένο αντανακλαστικό backplane μετάλλων. Το διηλεκτρικό υλικό επεμβαίνει μεταξύ των διαφανών ηλεκτροδίων και στηριγμένο αντανακλαστικό backplane. Αυτό το διηλεκτρικό υλικό, μόνο ή σε συνδυασμό με το διαφανές ηλεκτρόδιο, δημιουργεί έναν συντελεστή ανάκλασης που ενισχύει το επίστρωμα που παράγει την εποικοδομητική παρέμβαση του φωτός που απεικονίζεται από ελλοχεύον backplane. Το διηλεκτρικό υλικό εξυπηρετεί επίσης ως διηλεκτρικός ενός πρόσθετου χωρητικού συστατικού που έχει το ενεργό ηλεκτρόδιο και στηριγμένο αντανακλαστικό backplane μετάλλων ως πιάτα. Αυτή η αρχιτεκτονική ενισχύει την ικανότητα αποθήκευσης του κυττάρου εικονοκυττάρου, που χαμηλώνει την ευαισθησία του εικονοκυττάρου στην τρέχουσα διαρροή και που μειώνει την περιοχή επιφάνειας κυττάρων εικονοκυττάρου. Αυτή η αρχιτεκτονική εικονοκυττάρου μειώνει επίσης την εμφάνιση των σκοτεινών γραμμών αποδοτέων στην απορρόφηση του φωτός στις περιοχές διά-εικονοκυττάρου.

 
Web www.patentalert.com

< EEPROM memory cell array embedded on core CMOS

< Electrostatic discharge (ESD) protection circuit

> Circuit for reading memory elements

> Low-latency circuit for synchronizing data transfers between clock domains derived from a common clock

~ 00074