A lower level cache detects when a line of memory has been evicted from a higher level cache. The lower level cache stores the address of the evicted line. When the system bus is idle, the lower level cache initiates a transaction causing all higher level caches to invalidate the line. The lower level cache then places the line into a special state. If a line in the special state is evicted from the lower level cache, the lower level cache knows that the line is not cached at a higher level, and therefore a back-invalidate transaction is not needed.

Ein Pufferspeicher des untereren Niveaus ermittelt, wann eine Linie des Gedächtnisses von einem Pufferspeicher des höheren Niveaus gewaltsam vertrieben worden ist. Die Pufferspeicherspeicher des untereren Niveaus die Adresse der gewaltsam vertriebenen Linie. Wenn der System Bus untätig ist, des untereren Niveaus der Pufferspeicher eine Verhandlung einleitet, die alle Pufferspeicher des höheren Niveaus veranläßt, die Linie ungültig zu erklären. Des untereren Niveaus der Pufferspeicher setzt dann die Linie in einen speziellen Zustand. Wenn eine Linie im speziellen Zustand vom Pufferspeicher des untereren Niveaus gewaltsam vertrieben wird, des untereren Niveaus der Pufferspeicher weiß, daß die Linie wird cachiert nicht auf einem höheren Niveau, und folglich ist eine Zurückungültig erklären Verhandlung nicht erforderlich.