A system and method for eliminating excessive spin conditions on systems implementing a LRU algorithm. This is achieved by limiting the amount of time a LRU task is allowed to run in any one invocation. If this time limit is exceeded before the LRU task has completed its processing, the LRU task will reschedule itself to run after a short time interval, record which frames have been processed so far, release its serialization resources, and exit to open a window of enablement. During this window, other processes that were spinning for the serialization resources can have a chance to run. When the LRU task runs again it will re-obtain the serialization resources and continue processing frames that were not previously processed. The above process will be repeated until all the appropriate frames in the system are in LRU order.

Ένα σύστημα και μια μέθοδος για τους υπερβολικούς όρους περιστροφής στα συστήματα για την εφαρμογή ενός lru αλγορίθμου. Αυτό επιτυγχάνεται με τον περιορισμό του χρονικού διαστήματος που ένας lru στόχος επιτρέπεται για να τρέξει σε οποιαδήποτε επίκληση. Εάν αυτό το χρονικό όριο ξεπερνιέται προτού να ολοκληρώσει ο lru στόχος την επεξεργασία του, ο lru στόχος θα ξαναπρογραμματιστεί για να τρέξει μετά από ένα σύντομο χρονικό διάστημα, καταγράφει ποια πλαίσια έχουν υποβληθεί σε επεξεργασία μέχρι τώρα, απελευθερώνουν serialization του τους πόρους, και την έξοδο για να ανοίξουν ένα παράθυρο του enablement. Κατά τη διάρκεια αυτού του παραθύρου, άλλες διαδικασίες που περιέστρεφαν για τους serialization πόρους μπορούν να έχουν μια πιθανότητα να τρέξουν. Όταν ο lru στόχος τρέχει πάλι επαν-θα λάβει τους serialization πόρους και θα συνεχίσει τα πλαίσια που δεν υποβλήθηκαν σε επεξεργασία προηγουμένως. Η ανωτέρω διαδικασία θα επαναληφθεί έως ότου είναι όλα τα κατάλληλα πλαίσια στο σύστημα lru στη διαταγή.

 
Web www.patentalert.com

< Receiving apparatus that receives and accumulates broadcast contents and makes contents available according to user requests

< Heuristic for identifying loads guaranteed to hit in processor cache

> Method and apparatus for instruction sampling for performance monitoring and debug

> System and method for minimizing inter-application interference among static synchronized methods

~ 00074