A processor architecture containing multiple closely coupled processors in a form of symmetric multiprocessing system is provided. The special coupling mechanism allows it to speculatively execute multiple threads in parallel very efficiently. Generally, the operating system is responsible for scheduling various threads of execution among the available processors in a multiprocessor system. One problem with parallel multithreading is that the overhead involved in scheduling the threads for execution by the operating system is such that shorter segments of code cannot efficiently take advantage of parallel multithreading. Consequently, potential performance gains from parallel multithreading are not attainable. Additional circuitry is included in a form of symmetrical multiprocessing system which enables the scheduling and speculative execution of multiple threads on multiple processors without the involvement and inherent overhead of the operating system. Advantageously, parallel multithreaded execution is more efficient and performance may be improved.

Обеспечено зодчество обработчика содержа обработчики многократной цепи близко соединенные в форме симметричной системы мультипроцессирования. Специальный механизм соединения позволяет его умозрительно исполнить множественные резьбы параллельно очень эффективно. Вообще, оперативная система ответствена для планировать различные резьбы исполнения среди имеющихся обработчиков в системе мультипроцессора. Одна проблема с параллельный multithreading что надземное involved в планировать резьбы для исполнения оперативной системой такое что более скоро этапы Кодего не могут эффективно take advantage of параллельный multithreading. Следовательно, потенциальные увеличения представления от параллельный multithreading не достижимы. Дополнительные сети включены в форму симметрично системы мультипроцессирования включает планировать и умозрительное исполнение многократной цепи продевает нитку на множественных обработчиках без запутанности и своиственных накладных расходов оперативной системы. Выгодн, параллель multithreaded исполнение эффективне и представление может быть улучшено.

 
Web www.patentalert.com

< Static-dynamic timing analysis method and storage medium

< Design verification method for programmable logic design

> Method and apparatus for automatic recovery of microprocessors/microcontrollers during electromagnetic compatibility (EMC) testing

> On-line testing of the programmable interconnect network in field programmable gate arrays

~ 00074