A semiconductor integrated circuit device with fault analysis function performs test operation for a memory circuit (such as a RAM) in which a comparison control circuit (6) generates a comparison control signal CCMP in order to select one or more memory cells in each memory cell group (34, 35, 36 and 37) corresponding to a single bit, a specified row, a specified bit, or a specified pattern, and then outputs the comparison control signal CCMP to scan flip flops (2, 3, 4 and 5) each including a comparator (292). The comparator (292) performs the comparison operation between data and expected values EXP and then outputs a comparison result only when address signals are input and data are red from memory cells, as the object of test, addressed by these address signals.

Un dispositivo del circuito integrato a semiconduttore con la funzione di analisi di difetto realizza il funzionamento della prova per un circuito di memoria (quale una RAM) in cui un circuito di controllo di confronto (6) genera un segnale di controllo di confronto CCMP per selezionare una o più cellule di memoria in ogni gruppo delle cellule di memoria (34, 35, 36 e 37) corrispondente ad una singola punta, ad una fila specificata, ad una punta specificata, o ad un modello specificato ed allora produce il segnale di controllo di confronto CCMP esplorare i flops di vibrazione (2, 3, 4 e 5) ciascuno compreso un comparatore (292). Il comparatore (292) realizza il funzionamento di confronto fra i dati ed i valori previsti EXP ed allora produce un risultato di confronto soltanto quando i segnali di indirizzo sono immessi ed i dati sono rossi dalle cellule di memoria, come l'oggetto della prova, indirizzato da questi segnali di indirizzo.