A cache includes an error circuit for detecting errors in the replacement data. If an error is detected, the cache may update the replacement data to eliminate the error. For example, a predetermined, fixed value may be used for the update of the replacement data. Each of the cache entries corresponding to the replacement data may be represented in the fixed value. In one embodiment, the error circuit may detect errors in the replacement data using only the replacement data (e.g. no parity or ECC information may be used). In this manner, errors may be detected even in the presence of multiple bit errors which may not be detectable using parity/ECC checking.

Тайник вклюает цепь ошибки для обнаруживать ошибки в данные по замены. Если ошибка обнаружена, то тайник может уточнить данные по замены для того чтобы исключить ошибку. Например, предопределенное, фикчированное значение может быть использовано для уточнения данных по замены. Каждый из входов тайника соответствуя к данным по замены может быть представлено в фикчированном значении. В одном воплощении, цепь ошибки может обнаружить ошибки в данных по замены использующ только данные по замены (например никакая паритетность или данные по ECC не могут быть использованы). В этом образе, ошибки могут быть обнаружены даже in the presence of множественные ошибки бита которые не могут быть обнаружены использующ проверять parity/ECC.

 
Web www.patentalert.com

< Service interface repository application programming models

< Read exclusive for fast, simple invalidate

> Space allocation for data in a nonvolatile memory

> Chained registrations for mobile IP

~ 00073