An RLC module is configured to provide a simplified circuit modeling of a selected circuit net (or portion) of an electronic circuit. The RLC module may be configured to substitute an RLC circuit model for the selected circuit net, where the effective values of the capacitance and inductance for the RLC circuit model are retrieved from a table of capacitance and inductance values. A set of interconnect geometry factors (e.g., line length, line width, driver/receiver length, etc.) that describes the circuit net is used as an index into the table of capacitance and inductance values. The retrieved values of the effective capacitance and inductances values may be used to calculate a delay for the RLC circuit model. The RLC module may provide the capability to quickly calculate a delay for a selected circuit net without using computationally intensive calculations for inductance and capacitance values of circuit nets.

Un module de RLC est configuré pour fournir modeler simplifié de circuit d'un filet choisi de circuit (ou de la partie) d'un circuit électronique. Le module de RLC peut être configuré pour substituer un modèle de circuit de RLC au filet choisi de circuit, où les valeurs efficaces de la capacité et de l'inductance pour le modèle de circuit de RLC sont recherchées d'une table des valeurs de capacité et d'inductance. Un ensemble de facteurs de la géométrie d'interconnexion (par exemple, ligne longueur, ligne largeur, longueur de driver/receiver, etc...) que décrit le filet de circuit est employé comme index dans la table des valeurs de capacité et d'inductance. Les valeurs recherchées des valeurs efficaces de capacité et d'inductances peuvent être employées pour calculer un retarder pour le modèle de circuit de RLC. Le module de RLC peut fournir les possibilités pour calculer rapidement un retarder pour un filet choisi de circuit sans employer informatique des calculs intensifs pour des valeurs d'inductance et de capacité des filets de circuit.

 
Web www.patentalert.com

< Method and apparatus for allocating registers during code compilation using different spill strategies to evaluate spill cost

< Invention to allow hierarchical logical-to-physical checking on chips

> Method for detecting lack of synchronism in VLSI designs during high level simulation

> Method, apparatus, and program for multiple clock domain partitioning through retiming

~ 00072