The present invention provides a method and apparatus for testing architectural compliance of processors wherein various types of cases requiring some structure can be simulated and a degree of randomness can be added to the case without destroying the structure of the case. The apparatus comprises a computer capable of being configured to execute a testing program. When the computer is executing the testing program, the computer generates instructions and simulates execution of the instructions in a processor. During simulation, the computer detects when simulation of an instruction has caused an event to occur in the processor. The computer identifies the event that has occurred and generates a list of atoms and stores the list in a memory device in communication with the computer. Each of the atoms in the list corresponds to a description of a particular event handler task to be performed by the processor in response to the occurrence of the event. The atoms are then read out of the list and instructions corresponding to the atoms are generated and simulated to handle the event. The sequence in which these instructions are simulated can be randomized by either inserting the atoms into the list with a degree of randomness or by reading the atoms out of the list with a degree of randomness. The degree of randomness is added to the case without destroying the structure of the case.

Die anwesende Erfindung stellt eine Methode und einen Apparat für die Prüfung der architektonischen Befolgung der Prozessoren zur Verfügung, worin verschiedene Arten der Fälle, die irgendeine Struktur erfordern, simuliert werden können und ein Grad Zufallscharakter dem Fall hinzugefügt werden kann, ohne die Struktur des Falles zu zerstören. Der Apparat enthält einen Computer, der zu zusammengebaut werden fähig ist, zum eines Testprogramms durchzuführen. Wenn der Computer das Testprogramm durchführt, erzeugt der Computer Anweisungen und simuliert Durchführung der Anweisungen in einem Prozessor. Während der Simulation ermittelt der Computer, wann Simulation einer Anweisung einen Fall veranlassen hat, im Prozessor aufzutreten. Der Computer kennzeichnet den Fall, der aufgetreten ist und erzeugt eine Liste der Atome und speichert die Liste in einem größtintegrierten Speicherbauelement in der Kommunikation mit dem Computer. Jedes der Atome in der Liste entspricht einer Beschreibung einer bestimmten Fallzufuhraufgabe, durch den Prozessor in Erwiderung auf das Auftreten des Falls durchgeführt zu werden. Die Atome werden dann aus der Liste heraus gelesen und die Anweisungen, die den Atomen entsprechen, werden erzeugt und simuliert, um den Fall anzufassen. Die Reihenfolge, in der diese Anweisungen simuliert werden, kann randomisiert werden, entweder indem man die Atome in die Liste mit einem Grad Zufallscharakter einsetzt oder indem man die Atome aus der Liste mit einem Grad Zufallscharakter heraus liest. Der Grad des Zufallscharakters wird dem Fall hinzugefügt, ohne die Struktur des Falles zu zerstören.