A method of providing isolation between element regions of a semiconductor memory device (200). Isolation trenches (211) are filled using several sequential anisotropic insulating material (216/226/230) HPD-CVD deposition processes, with each deposition process being followed by an isotropic etch back to remove the insulating material (216/226/230) from the isolation trench (211) sidewalls. A nitride liner (225) may be deposited after isolation trench (211) formation. A top portion of the nitride liner (225) may be removed prior to the deposition of the top insulating material (230) layer.

Eine Methode des Zur Verfügung stellens von von Lokalisierung zwischen Elementregionen einer Halbleiterspeichervorrichtung (200). Lokalisierung Gräben (211) werden mit einigen aufeinanderfolgenden anisotropen isolierenden materiellen (216/226/230) HPD-CVD Absetzungprozessen gefüllt, wenn jeder Absetzungprozeß von einer isotropen Ätzung gefolgt ist, zurück zu entfernen das isolierende Material (216/226/230) von den (211) Seitenwänden des Lokalisierung Grabens. Eine Nitridzwischenlage (225) kann nach Anordnung des Lokalisierung Grabens niedergelegt werden (211). Ein oberer Teil der Nitridzwischenlage (225) kann vor der Absetzung der oberen isolierenden materiellen (230) Schicht entfernt werden.

 
Web www.patentalert.com

< Method of fabricating a ferroelectric stacked memory cell

< Spacer assisted trench top isolation for vertical DRAM's

> Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers

> Adjustable circuits for analog or multi-level memory

~ 00071