A flash memory chip that can be switched into four different read modes is described. In asynchronous flash mode, the flash memory is read as a standard flash memory. In synchronous flash mode, a clock signal is provided to the flash chip and a series of addresses belonging to a data burst are specified, one address per clock period. The data stored at the specified addresses are output sequentially during subsequent clock periods. In asynchronous DRAM mode, the flash memory emulates DRAM. In synchronous DRAM mode the flash memory emulates synchronous DRAM.

Ένα τσιπ μνήμης λάμψης που μπορεί να μεταστραφεί σε τέσσερις διαφορετικούς διαβασμένους τρόπους περιγράφεται. Στον ασύγχρονο τρόπο λάμψης, η μνήμη λάμψης διαβάζεται ως τυποποιημένη μνήμη λάμψης. Στο σύγχρονο τρόπο λάμψης, ένα σήμα ρολογιών παρέχεται στο τσιπ λάμψης και μια σειρά διευθύνσεων που ανήκουν σε μια έκρηξη στοιχείων διευκρινίζεται, μια διεύθυνση ανά περίοδο ρολογιών. Τα στοιχεία που αποθηκεύονται στις διευκρινισμένες διευθύνσεις είναι παραγωγή διαδοχικά κατά τη διάρκεια των επόμενων περιόδων ρολογιών. Στον ασύγχρονο τρόπο DRAM, η μνήμη λάμψης μιμείται το DRAM. Στο σύγχρονο τρόπο DRAM η μνήμη λάμψης μιμείται το σύγχρονο DRAM.

 
Web www.patentalert.com

< Managing a resource used by a plurality of nodes

< Emulation suspension mode handling multiple stops and starts

> Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device

> Integrated circuit with multiple processing cores

~ 00071