In a circuit pattern design method which uses a plurality of standard cells that optimize circuit patterns for function units on the basis of a logic description which describes circuit operation of a semiconductor device, and which method generates a circuit pattern corresponding to charged-particle beam exposure using both a character projection exposure method and a variable shaped beam exposure method, the circuit pattern satisfies a design constraint condition, and a predetermined condition imposed on transfer to a sample or imposed on an aperture mask used in exposure by the character projection exposure method.

In un metodo di progettazione del modello del circuito che usa una pluralità di cellule standard che ottimizzano i modelli del circuito per le unità di funzione in base ad una descrizione di logica che descrive il funzionamento del circuito di un dispositivo a semiconduttore e che il metodo genera un modello del circuito che corrisponde all'esposizione del fascio della caric-particella usando sia un metodo di esposizione della proiezione del carattere che un a forma di metodo variabile di esposizione del fascio, il modello del circuito soddisfa una condizione di vincolo di disegno e uno stato predeterminato imposto al trasferimento in un campione o imposto ad una mascherina dell'apertura usata nell'esposizione con il metodo di esposizione della proiezione del carattere.