The data processing circuit of this invention enables efficient description and execution of processes that act upon the stack pointer, using short instructions. It also enables efficient description of processes that save and restore the contents of registers, increasing the speed of processing of interrupts and subroutine calls and returns. A CPU that uses this data processing circuit comprises a dedicated stack pointer register SP and uses an instruction decoder to decode a group of dedicated stack pointer instructions that specify the SP as an implicit operand. This group of dedicated stack pointer instructions are implemented in hardware by using general-purpose registers, the PC, the SP, an address adder, an ALU, a PC incrementer, internal buses, internal signal lines, and external buses. This group of dedicated stack pointer instructions comprises SP-relative load instructions, stack pointer move instructions, a call instruction, a ret instruction, a sequential push instruction, and a sequential pop instruction.

Le circuit informatique de cette invention permet la description et l'exécution efficaces des processus qui agissent sur l'indicateur de pile, en utilisant des instructions courtes. Il permet également la description efficace des processus qu'économiser et reconstituez les teneurs des registres, augmentant la vitesse du traitement des interruptions et les appels et les retours de sous-programme. Une unité centrale de traitement qui utilise ce circuit informatique comporte un PS consacré de registre d'indicateur de pile et utilise un décodeur d'instruction pour décoder un groupe d'instructions consacrées d'indicateur de pile qui indiquent le PS comme opérande implicite. Ce groupe d'instructions consacrées d'indicateur de pile sont mis en application dans le matériel en utilisant les registres d'usage universel, le PC, le PS, un additionneur d'adresse, un ALU, un incrementer de PC, les autobus internes, les lignes internes, et les autobus externes. Ce groupe d'instructions consacrées d'indicateur de pile comporte des instructions PS-RELATIVES de charge, des instructions de mouvement d'indicateur de pile, une instruction d'appel, une instruction de rouir, une instruction séquentielle de poussée, et une instruction séquentielle de bruit.

 
Web www.patentalert.com

< (none)

< Double prefix overrides to provide 16-bit operand size in a 32/64 operating mode

> System and method for employing a global bit for page sharing in a linear-addressed cache

> (none)

~ 00070