An apparatus and method are presented for programmable built-in self-test (BIST) and built-in self-repair (BISR) of an embedded memory (i.e., a memory formed with random logic upon a semiconductor substrate). A semiconductor device may include a memory unit, a BIST logic unit coupled to the memory unit, and a master test unit coupled to the BIST logic unit and the memory unit. The memory unit stores data input signals in response to a first set of address and control signals, and provides the stored data input signals as data output signals in response to a second set of address and control signals. The master test unit provides the memory test pattern to the BIST logic unit and generates the first and second sets of address and control signals. The BIST logic unit stores the memory test pattern, produces the data input signals dependent upon the memory test pattern, provides the data input signals to the memory unit, receives the data output signals from the memory unit, and compares the data output signals to the data input signals to form BIST results. The BIST system may perform a hardwired BIST routine when an asserted RESET signal is received by the semiconductor device and/or a programmable BIST routine under software control. The BIST logic unit may include a redundant memory structure, and may be configured to functionally replace a defective memory structure of the memory unit with one of the redundant memory structures dependent upon the BIST results.

Een apparaat en een methode worden voorgesteld voor programmeerbare ingebouwde autoverificatie (BIST) en ingebouwde zelf-reparatie (BISR) van een ingebed geheugen (d.w.z., een geheugen dat met willekeurige logica op een halfgeleidersubstraat wordt gevormd). Een halfgeleiderapparaat kan een geheugeneenheid, een BIST logicaeenheid omvatten die aan de geheugeneenheid wordt gekoppeld, en een hoofdproefbank die aan de BIST logicaeenheid en de geheugeneenheid wordt gekoppeld. De geheugeneenheid slaat de signalen van de gegevensinput in antwoord op een eerste reeks adres en controlesignalen op, en verstrekt de opgeslagen signalen van de gegevensinput als signalen van de gegevensoutput in antwoord op een tweede reeks adres en controlesignalen. De hoofdproefbank verstrekt het patroon van de geheugentest aan de BIST logicaeenheid en produceert de eerste en tweede reeksen adres en controlesignalen. De BIST logicaeenheid slaat het patroon van de geheugentest op, veroorzaakt de signalen van de gegevensinput afhankelijk van het patroon van de geheugentest, verstrekt de signalen van de gegevensinput aan de geheugeneenheid, ontvangt de signalen van de gegevensoutput van de geheugeneenheid, en vergelijkt de signalen van de gegevensoutput bij de signalen van de gegevensinput om resultaten te vormen BIST. Het systeem BIST kan a uitvoeren hardwired routine BIST wanneer een beweerd signaal van het TERUGSTELLEN door het halfgeleiderapparaat en/of een programmeerbare routine BIST onder softwarecontrole wordt ontvangen. De BIST logicaeenheid kan een overtollige geheugenstructuur omvatten, en kan worden gevormd om een gebrekkige geheugenstructuur van de geheugeneenheid met één van de overtollige geheugenstructuren functioneel te vervangen afhankelijk van de resultaten BIST.