Circuitry for scanning and observing domino CMOS logic or other logic gates. Master and slave stages includes circuitry for latching a bit into the master stage through pulsing of a clock signal and subsequently latching the bit into the slave stage through pulsing of another clock signal. The number of transistors required for scanning is minimized by using existing latch structures within the logic.

Trazado de circuito para la exploración y observar lógica del dominó Cmos u otras puertas de la lógica. Las etapas principales y auxiliares incluyen el trazado de circuito para trabar un pedacito en la etapa principal con la pulsación de una señal del reloj y posteriormente trabar el pedacito en la etapa auxiliar con la pulsación de otra señal del reloj. El número de los transistores requeridos para la exploración es reducido al mínimo usando las estructuras existentes del cierre dentro de la lógica.