An apparatus and method for performance counter verification of an electronic circuit. The apparatus and method sends a transaction to a circuit under test causing counter values to change and retrieves these counter values from the circuit under test for comparison with known or expected counter values to measure the performance of the electronic circuit under test. The apparatus and method may also generate the known or expected counter values by monitoring the transactions sent to the circuit under test. The apparatus and method may also measure elapsed time for comparison with counter values retrieved from the circuit under test. The counter values can reflect a wide variety of events, including the occurrence of certain predefined events or the amount of time that elapses between two events.

Un aparato y un método para el funcionamiento contradicen la verificación de un circuito electrónico. El aparato y el método envía una transacción a un circuito bajo prueba que causa valores contrarios al cambio y recupera estos valores contrarios del circuito bajo prueba para la comparación con valores contrarios sabidos o previstos para medir el funcionamiento del circuito electrónico bajo prueba. El aparato y el método pueden también generar los valores contrarios sabidos o previstos supervisando las transacciones enviadas al circuito bajo prueba. El aparato y el método pueden también medir la hora transcurrida para la comparación con los valores contrarios recuperados del circuito bajo prueba. Los valores contrarios pueden reflejar una variedad amplia de acontecimientos, incluyendo la ocurrencia de ciertos acontecimientos predefinidos o la cantidad de tiempo que transcurra entre dos acontecimientos.

 
Web www.patentalert.com

< Method and apparatus for automatically generating multi-terminal nets, and program storage medium storing program for executing automatic multi-terminal net generation method

< Creating applications within data processing systems by combining program components dynamically

> Set-associative cache memory having asymmetric latency among sets

> Toggle for split transaction mode of PCI-X bridge buffer

~ 00069