An internal processor/memory bus contains an address portion for transmitting addresses and commands, having a series of hierarchical uni-directional links between processors and local repeaters (ARPs), and between the ARPs and a central repeater (ASW). A command propagates from a requesting device to its local ARP, to the ASW. From the ASW, the command is broadcast to all devices on the bus by transmitting to all ARPs or directly attached memory, and from the ARPs to the devices. Preferably, the ASW globally arbitrates the address bus, and all commands propagate at pre-defined clock cycles through the bus. Preferably, each device on the bus independently signals a response via a separate response link running directly to a global collector, which collects all responses and broadcasts a single system-wide response back to the devices. In the preferred embodiment, addresses/commands and data are transmitted on essentially separate paths having different topologies, and at different times, and are arbitrated separately. The data portion of the network comprises a set of bi-directional links from the processors to a local data switch unit (DSW). The local DSW is further linked directly to memory via bi-directional links. No address is transmitted with the data; rather, a tag is transmitted which identifies the original command.

Внутренне шина processor/memory содержит часть адреса для передавая адресов и команд, имеющ серию иерархических однонаправленных соединений между обработчиками и местными репитерами (ARPs), и между ARPs и центральным репитером (asw). Команда распространяет от спрашивая приспособления к своему местному arp, к asw. От asw, командой будет передача к всем приспособлениям на шине путем передавать к полностью ARPs или сразу прикрепленной памяти, и от ARPs к приспособлениям. Предпочтительн, asw гловально arbitrates шина адреса, и все команды распространяют на предопределенные такта через шину. Предпочтительн, каждое приспособление на шине независимо сигнализирует реакцию через отдельно соединение реакции сразу к гловальному сборнику, который собирает все реакции и передает одиночную system-wide реакцию back to приспособления. В предпочитаемом воплощении, addresses/commands и данные переданы на необходимо отдельно курсы имея по-разному топологии, и на по-разному времена, и arbitrated отдельно. Часть данных сети состоит из комплекта bi-directional соединений от обработчиков к местному блоку переключателя данных (DSW). Местное DSW более добавочно соединено сразу к памяти через bi-directional соединения. Никакой адрес не передан с данными; довольно, бирка передана которая определяет первоначально команду.