A chain type ferroelectric random access memory has a memory cell unit comprising ferroelectric memory cells electrically connected in series to each other, a plate line connected to an electrode of the memory cell unit, a bit line connected to the other electrode of the memory cell unit via a switching transistor, a sense amplifier which amplifies the voltages of this bit line and its complementary bit line, and a transistor inserted between the switching transistor and the sense amplifier, and that a value, being the minimum value of the gate voltage in the transistor obtained during elevation of the plate line voltage and comparative amplification, is smaller than a value, being the maximum value of the gate voltage in the transistor obtained during fall of the plate line voltage and comparative amplification. With these features, decrease in the accumulated charge of polarization in the memory cell is reduced and occurrence of disturb is prevented during read/write operations.

Eine Kettenart ferroelectric RAM hat eine Speicherzelle Maßeinheit, die ferroelectric Speicherzellen zu enthalten, die elektrisch miteinander in der Reihe, in einer Platte Linie angeschlossen werden an eine Elektrode der Speicherzelle Maßeinheit, in einer Spitze Linie angeschlossen werden an die andere Elektrode der Speicherzelle Maßeinheit über einen Schaltung Transistor, in einem Richtung Verstärker angeschlossen werden, der die Spannungen dieser Spitze Linie und seiner ergänzenden Spitze Linie verstärkt, und in einem Transistor, der zwischen dem Schaltung Transistor und dem Richtung Verstärker eingesetzt wird, und die ein Wert, seiend der Mindestwert der Gatterspannung im Transistor, der während des Aufzugs der Platte Linie Spannung und vergleichbare Verstärkung erhalten wird, ist kleiner als ein Wert und ist der Maximalwert der Gatterspannung im Transistor erhalten während des Falles der Platte Linie Spannung und vergleichbare Verstärkung. Mit diesen Eigenschaften wird Abnahme an der angesammelten Aufladung der Polarisation in der Speicherzelle verringert und Auftreten von stört wird verhindert während der Lese-Schreibbetriebe.

 
Web www.patentalert.com

< Method of setting parental lock levels based on example content

< Method for forming integrated circuit capacitor and memory

> Contact structure for semiconductor devices and corresponding manufacturing process

> Intelligent network interface system and method for accelerated protocol processing

~ 00067