A sense amplifier design for DRAM devices (as well as those incorporating embedded DRAM) which provides improved read and write speed without requiring the use of an extra signal line to the gate of a transistor coupling the sense amplifier latch nodes to the associated bit lines. In accordance with the present invention, an additional circuit element is added between the latch nodes and the bit lines which serves as a resistive path therebetween. Functionally, this additional circuit element serves to isolate the latch nodes from the relatively large bit line capacitance during a write operation such that the latch nodes can change state more quickly. These additional circuit elements may take the form of N-channel transistors having their gate tied to a pumped voltage level VCCP, resistors, various configurations of depletion transistors or CMOS pass gates.

Una progettazione dell'amplificatore di senso per i dispositivi di DRAM (come pure quelli DRAM incluso d'incorporazione) che fornisce ha migliorato colto e scrive la velocità senza richiedere l'uso di un segnale supplementare al cancello di un transistore che accoppia i nodi del fermo dell'amplificatore di senso alla punta collegata si allinea. Secondo la presente invenzione, un elemento del circuito supplementare è aggiunto fra i nodi del fermo e le linee della punta che serve mentre un percorso resistente therebetween. Dal punto di vista funzionale, questo elemento del circuito supplementare serve ad isolare i nodi del fermo dalla linea capacità relativamente grande della punta durante il funzionamento di scrittura tali che i nodi del fermo possono cambiare dichiarano più rapidamente. Questi elementi del circuito supplementari possono prendere la forma dei transistori della N-scanalatura che fanno il loro legare cancello ad un livello di tensione pompato VCCP, i resistori, varie configurazioni dei cancelli dei transistori di svuotamento o del passaggio di CMOS.