A method to automate techniques for using delay correlation effects to optimize the design of digital circuits, including a graphical method of data-entry and an optimized calculation scheme. It is used in conjunction with, or is part of, a computer program which performs timing analysis of digital circuits. The method calculates the time difference between two user-input timing paths in a circuit which include delay ranges for each gate in the paths along with correlation factors between any pair of gates. The method checks the user-input to determine an optimal calculation procedure. If none exists, it resorts to a calculation based on a sequential search of many possible timing states.

Um método para automatizar técnicas para usar-se atrasa efeitos da correlação para optimize o projeto de circuitos digitais, including um método gráfico de data-entry e de um esquema optimized do cálculo. É usado conjuntamente com, ou é parte, de um programa de computador que execute a análise do sincronismo de circuitos digitais. O método calcula a diferença do tempo entre dois trajetos cronometrando da usuário-entrada em um circuito que incluem atrasam escalas para cada porta nos trajetos junto com fatores da correlação entre qualquer par das portas. O método verifica a usuário-entrada para determinar um procedimento optimal do cálculo. Se nenhum existir, recorre a um cálculo baseado em uma busca seqüencial de muitos estados possíveis do sincronismo.

 
Web www.patentalert.com

< Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement

< Method and system for extraction of parasitic interconnect impedance including inductance

> Providing collaborative installation management in a network-based supply chain environment

> Intelligent compilation of materialized view maintenance for query processing systems

~ 00067