A CDMA receiver with a reduced number of high speed adders is provided, wherein integration for one symbol period is performed for each value of spreading code corresponding to a particular user signal by the use of a high speed adder, first and second switches, and a register group. The integrated values are stored in respective first registers of the register group and then despread in accordance with respective spreading codes. As a result, an adder with a slow operational speed can be employed as a first slow speed adder that adds the values from first multipliers, and a second slow speed adder for addition of the values of the first registers. Therefore, a common pilot signal and a user signal can be despread with only one high speed adder.

Un receptor de CDMA con un número reducido de serpientes de alta velocidad se proporciona, en donde la integración para un período del símbolo es realizada para cada valor del código que se separa que corresponde a una señal particular del usuario por el uso de una serpiente de alta velocidad, primero y los segundos interruptores, y un grupo del registro. Los valores integrados se almacenan en los primeros registros respectivos del grupo y entonces del despread del registro de acuerdo con códigos que se separan respectivos. Consecuentemente, una serpiente con una velocidad operacional lenta se puede emplear como primera serpiente de la velocidad reducida que agregue los valores a partir de los primera multiplicadores, y una segunda serpiente de la velocidad reducida para la adición de los valores del primeros se coloca. Por lo tanto, una señal experimental común y una señal del usuario pueden ser despread con solamente una serpiente de alta velocidad.

 
Web www.patentalert.com

< Code tracking loop with automatic power normalization

< Method of packet scheduling, with improved delay performance, for wireless networks

> CDMA location

> Upstream channel overload detection circuit and base station apparatus

~ 00067