An apparatus includes a test circuit, a first counter and a second counter. The test circuit is fabricated on a semiconductor substrate to generate an oscillating signal. The oscillating signal has a frequency that is dependent on at least in part a parameter of a process used to fabricate the test circuit. The first counter measures a time interval, and the second counter is coupled to the first counter to count a number of periods of the oscillating signal during the time interval.

Un aparato incluye un circuito de la prueba, un primer contrario contrario y segundo. El circuito de la prueba se fabrica en un substrato del semiconductor para generar una señal oscilante. La señal oscilante tiene una frecuencia que sea dependiente encendido por lo menos en parte al parámetro de un proceso usado para fabricar el circuito de la prueba. Las primeras medidas contrarias un intervalo del tiempo, y el segundo contrario se junta al primer opuestamente a cuenta un número de períodos de la señal oscilante durante el intervalo del tiempo.

 
Web www.patentalert.com

< Semiconductor integrated circuit

< Method and system for predicting worst-case capacitive and inductive switching vector

> Detecting interport faults in multiport static memories

> System and method of determining the noise sensitivity of an integrated circuit

~ 00067