Clock delays are changed in a clock network of an ASIC. Global skew optimization is achieved by restructuring a clock domain to balance clock delays in the domain, and by equalizing clock delays of several domains of a group that have timing paths between them. Clock delays are equalized using buffer chains affecting all leaves of the respective domain, and an additional delay coefficient that equalizes clock delay. The clock insertion delays are changed for each group by restructuring the buffers in the group, based on both the data and clock logics to optimize the paths. Local skew optimization is achieved by restructuring the clock domain using a heuristic algorithm and re-ordering the buffers of the domain. A computer program enables a processor to carry out the processes.

L'horloge retarde sont changées dans un réseau d'horloge d'un ASIC. L'optimisation oblique globale est réalisée en restructurant un domaine d'horloge pour équilibrer l'horloge retarde dans le domaine, et par l'horloge s'égalisante retarde de plusieurs domaines d'un groupe qui ont des chemins de synchronisation entre eux. L'horloge retarde sont égalisées en utilisant des chaînes d'amortisseur affectant toutes les feuilles du domaine respectif, et un additionnel retarde le coefficient qui égalise l'horloge retardent. L'insertion d'horloge retarde sont changées pour chaque groupe en restructurant les amortisseurs dans le groupe, basé sur les données et des logiques d'horloge pour optimiser les chemins. L'optimisation oblique de gens du pays est réalisée en restructurant le domaine d'horloge en utilisant un algorithme heuristique et commandant à nouveau les amortisseurs du domaine. Un programme machine permet à un processeur de suivre les processus.

 
Web www.patentalert.com

< Computer program language subset validation

< Semiconductor device with clock signal selection circuit

> Method for automated placement of cells in an integrated circuit layout

> Semiconductor chip input/output cell design and automated generation methods

~ 00067