In a method of and an apparatus for designing a semiconductor integrated circuit device, which are capable of causing each waveform rounding to fall within a predetermined limit value without delay calculations at an early stage of the development of the semiconductor integrated circuit device, a wiring path resistance Rpath from an output terminal of a target circuit cell to a next-stage circuit cell and an allowable longest wiring resistance RtL drivable by the target circuit cell are compared. When Rpath is less than or equal to RtL (S4: YES), the sum Rtotal of resistances of wiring loads in a net and RtL are compared. If Rtotal is less than or equal to RtL (S5: YES), then the next-stage circuit cell is judged to be drivable within a predetermined waveform rounding limit value. When Rtotal is greater than RtL (S5: NO), an effective resistance Rw of each wiring load and an allowable longest wiring effective resistance RwL are compared. When Rw is less than or equal to RwL (S6: YES), the waveform rounding at the next-stage circuit cell is judged to fall within a predetermined limit value.

В методе и приборе для конструировать приспособление интегрированной цепи полупроводника, которого будьте способно причинять каждую форму волны округляя для того чтобы упасть в пределах предопределенный предельня значение без задерживает вычисления на предыдущем этапе развития приспособления интегрированной цепи полупроводника, сопротивлении Rpath курса проводки от выходного терминала клетки цепи цели к клетке цепи следующ-3tapa и позволяемом самом длиннем сопротивлении RtL проводки drivable клеткой цепи цели сравните. Когда Rpath less than or equal to RtL (S4: ДА), сравнены сумма Rtotal сопротивлений нагрузок проводки в сети и RtL. Если Rtotal less than or equal to RtL, то (S5: ДА), после этого клетка цепи следующ-3tapa рассужена для того чтобы быть drivable в пределах предопределенный предельня значение формы волны округляя. Когда Rtotal будет greater than RtL (S5: НИКАК), сравнены эффективное сопротивление Rw каждой нагрузки проводки и сопротивление RwL позволяемой самой длинней проводки эффективное. Когда Rw less than or equal to RwL (S6: ДА), форма волны округляя на клетке цепи следующ-3tapa рассужена для того чтобы понизиться в пределах предопределенный предельня значение.

 
Web www.patentalert.com

< Method for automated placement of cells in an integrated circuit layout

< Semiconductor chip input/output cell design and automated generation methods

> Timing optimization and timing closure for integrated circuit models

> LAYOUT DESIGN SYSTEM OF SEMICONDUCTOR IC DEVICE, LAYOUT DESIGN METHOD OF SEMICONDUCTOR IC DEVICE AND COMPUTER-READABLE RECORDING MEDIUM ON WHICH PROGRAMS FOR ALLOWING COMPUTER TO EXECUTE RESPECTIVE MEANS IN THE SYSTEM OR RESPECTIVE STEPS IN THE METHOD ARE RECORDED

~ 00067