A checkstop architecture allows an entire computer system to be immediately halted when a failure(s) or error(s) has occurred at a chip, component, device, sub-system, etc. The present checkstop architecture provides a way of preserving and later providing the state of the computer system at failure or error. The checkstop architecture utilizes a single-wire checkstop that provides a way for quickly stopping all chips in the system and a JTAG that provides a way for querying the error registers in determining which chip pulled checkstop first and what had occurred to cause the error. The present system and method also utilizes a service processor, various computer devices, and at least one central checkstop collection location. The occurrence of the checkstop at one of the computer devices is detected by its internal checkstop operation. The occurrence of the checkstop is driven to the at least one central checkstop collection location, all other of the computer devices, and the service processor. A single-wire checkstop provides a way for all chips of the entire computer system to be halted when the occurrence of the checkstop has been detected. Error registers of the chips are then queried via a separate JTAG to identify the chip which first pulled checkstop and what caused the error. The service processor captures the state of the entire computer system at the time of checkstop occurrence and determines the initial source of the checkstop by tracing back from the central checkstop collection chip.

Un'architettura del checkstop permette che un intero sistema di elaborazione immediatamente sia fermato quando un failure(s) o un error(s) si è presentato un circuito integrato, un componente, un dispositivo, un sottosistema, ecc. L'architettura attuale del checkstop fornisce un senso di conservazione e più successivamente di fornire del dichiarare del sistema di elaborazione a guasto o all'errore. L'architettura del checkstop utilizza un checkstop del singolo-legare che fornisce un senso per rapidamente l'arresto de tutti i circuiti integrati nel sistema e un JTAG che fornisce un senso per l'interrogazione l'errore registra nella determinazione quale circuito integrato ha tirato il checkstop in primo luogo e del che cosa aveva accaduto per causare l'errore. Il sistema ed il metodo attuali inoltre utilizza un processor di servizio, i vari dispositivi del calcolatore ed almeno una posizione centrale dell'accumulazione del checkstop. Il caso del checkstop ad uno dei dispositivi del calcolatore è rilevato tramite il relativo funzionamento interno del checkstop. Il caso del checkstop è guidato alla almeno una posizione centrale dell'accumulazione del checkstop, tutto l'altra dei dispositivi del calcolatore ed al processor di servizio. Un checkstop del singolo-legare fornisce un senso per tutti i circuiti integrati di intero sistema di elaborazione essere fermato quando il caso del checkstop è stato rilevato. I registri di errori dei circuiti integrati allora sono interrogati via un JTAG separato per identificare il circuito integrato che il primo ha tirato il checkstop e che cosa ha causato l'errore. Il processor di servizio blocca il dichiarare di intero sistema di elaborazione ai tempi del caso del checkstop e determina la fonte iniziale del checkstop risalendo a partire dal circuito integrato centrale dell'accumulazione del checkstop.

 
Web www.patentalert.com

< Hierarchical JTAG based checkstop architecture for computer systems

< Hierarchical JTAG based checkstop architecture for computer systems

> Method for patterning a silicon-on-insulator photomask

> Method and apparatus for debugging optimized code

~ 00067