In a processing system having a main memory wherein information is stored in a compressed format for the purpose of gaining additional storage through compression efficiencies and, wherein information stored within the main memory is indirectly accessible by a processor through a compression and decompression mechanisms, an improved memory architecture that accommodates the necessary compressed information data structures, together with a memory region and mapping method for storing information that bypasses the compression and decompression mechanisms to provide low latency processor access to certain address spaces.

En un sistema de proceso que tiene una memoria central en donde la información se almacena en un formato comprimido con el fin de ganar almacenaje adicional con eficacias de la compresión y, en donde la información almacenada dentro de la memoria central es indirectamente accesible por un procesador a través de una compresión y de mecanismos de la descompresión, una arquitectura mejorada de la memoria que acomode las estructuras de datos comprimidas necesarias de la información, junto con una región de memoria y método el traz para almacenar la información que puentea los mecanismos de la compresión y de la descompresión para proporcionar el acceso bajo del procesador del estado latente a ciertos espacios de dirección.