The present invention achieves a fast handling of the predicted jumps by introducing an additional buffer (20) for not reported predicted jump instructions in a reorder buffer. This additional buffer (20) is separate from the main buffer (10) and in supplied only with information associated with instructions related to predicted jumps. A predicted jump instruction is preferably stored both in the main buffer (10) and the additional buffer (20). The additional buffer operates in parallel with the main buffer (10) and in designed as a linear first-in-first-out queue. The first not reported jump is then always easily available at the top of the queue for evaluating the jump conditions. If a mispredicted jump is determined, the reorder buffer is flushed by a flush generator unit (42).

A invenção atual consegue uma manipulação rápida dos saltos preditos introduzindo um amortecedor adicional (20) para instruções de salto preditas não relatadas em um amortecedor requisitar novamente. Este amortecedor adicional (20) é separado do amortecedor principal (10) e no fornecido somente com a informação associada com as instruções relacionadas aos saltos preditos. Uma instrução de salto predita é armazenada preferivelmente no amortecedor principal (10) e no amortecedor adicional (20). O amortecedor adicional opera-se na paralela com o amortecedor principal (10) e no projetado como uma fila linear do first-in-first-out. O primeiro salto não relatado está então sempre fàcilmente disponível no alto da fila para avaliar as condições do salto. Se a mispredicted o salto é determinado, o amortecedor requisitar novamente é nivelado por uma unidade nivelada do gerador (42).

 
Web www.patentalert.com

< (none)

< Hardware/software co-synthesis of heterogeneous low-power and fault-tolerant systems-on-a chip

> Dynamic variable page size translation of addresses

> (none)

~ 00066