An architecture and NIC (Network Interface Card) for coupling Data Processing Equipment to a communications network includes a host memory having a High Priority Queue storing control information and data, a Low Priority Queue storing control information and data. Control registers, in the NIC, store addresses identifying the location of said Queues and a block size register, in the NIC, stores a value representing the size of data blocks to be transferred from the host memory to the NIC. A controller transfers allowable block size data from the host memory to buffers on said NIC.

Eine Architektur und ein NIC (Netz-Schnittstelle Karte) für Koppelung datenverarbeitende Ausrüstung zu einem Kommunikationsnetz schließt ein Wirt Gedächtnis ein, das eine hohe Priorität Warteschlange hat, Steuerinformationen und Daten, eine niedrige Priorität Warteschlange zu speichern, die Steuerinformationen und -daten speichert. Steuerregister, im NIC, die Speicheradressen, welche die Position der besagten Warteschlangen und ein Blockgröße Register, im NIC kennzeichnen, speichert einen Wert, der die Größe der vom darstellt Wirt Gedächtnis gebracht zu werden Datenblöcke, auf das NIC. Ein Steuerpult überträgt zulässige Blockgröße Daten vom Wirt Gedächtnis auf Puffer auf besagtem NIC.