A typical integrated-circuit fabrication requires interconnecting millions of microscopic transistors and resistors with aluminum wires. Making the aluminum wires flush, or coplanar, with underlying insulation requires digging trenches in the insulation, and then filling the trenches with aluminum to form the aluminum wires. Trench digging is time consuming and costly. Moreover, aluminum has higher electrical resistance than other metals, such as silver. Accordingly, the invention provides a new "self-trenching" or "self-planarizing" method of making coplanar silver wires. Specifically, one embodiment forms a first layer that includes silicon and germanium; oxidizes a region of the first layer to define an oxidized region and a non-oxidized region; and reacts silver with the non-oxidized region. The reaction substitutes, or replaces, the non-oxidized region with silver to form silver wires coplanar with the first layer. Another step removes germanium oxide from the oxidized region to form a porous insulation having a very low dielectric constant, thereby reducing capacitance. Thus, the present invention not only eliminates the timing-consuming, trench-digging step of conventional methods, but also reduces resistance and capacitance which, in turn, enable faster, more-efficient integrated circuits.

Una fabricación típica del circuito integrado requiere la interconexión de millones de transistores y de resistores microscópicos con los alambres de aluminio. La fabricación de los alambres de aluminio rasantes, o coplanarios, con el aislamiento subyacente requiere fosos que cavan en el aislamiento, y después llenar los fosos de aluminio de formar los alambres del aluminio. El foso que cava es desperdiciador de tiempo y costoso. Por otra parte, el aluminio tiene resistencia eléctrica más alta que otros metales, tales como plata. Por consiguiente, la invención proporciona un nuevo método del "uno mismo-self-trenching" o del "uno mismo-planarizing" de hacer los alambres de plata coplanarios. Específicamente, una encarnación forma una primera capa que incluya el silicio y el germanio; oxida una región de la primera capa para definir una región oxidada y una región no oxidada; y reacciona la plata con la región no oxidada. La reacción substituye, o substituye, la región no oxidada por plata para formar los alambres de plata coplanarios con la primera capa. Otro paso quita el óxido del germanio de la región oxidada para formar un aislamiento poroso que tiene una constante dieléctrica muy baja, de tal modo reduciendo capacitancia. Así, la actual invención elimina no sólo sincronizacio'n-consumir, foso-cavando el paso de los métodos convencionales, sino también reduce la resistencia y la capacitancia que, alternadamente, permiten más rápidamente, circuitos integrados ma's-eficientes.

 
Web www.patentalert.com

< Very low dielectric constant plasma-enhanced CVD films

< Development of a gel-free molecular sieve based on self-assembled nano-arrays

> Control system for an electrostatically-driven microelectromechanical device

> Selected processing for non-equilibrium light alloys and products

~ 00066