A multiport testing procedure capable of detecting faults that occur between static random access memory ports as well as traditional cells faults uncovers all possible faults and covers all cells in the memory, without placing architectural constraints on the memory. While executing a test sequence on one port of the memory array, concurrent memory accesses are performed through other ports in the memory. If a fault exists between the port under test and any other port, then the concurrent operations interfere with the values read and/or written on the port under test, and the test uncovers the fault. Thus, for any one test port, the interport test requires only as many memory operations as the associated single port test, keeping test time to a minimum. One embodiment detects faults between the test port, which is a read/write port, and any other port, including read ports and write ports, comprising six passes through the memory. Another embodiment detects faults between write ports, comprising four memory passes. An embodiment of a memory test circuit is disclosed that executes the multiport tests.

Um procedimento testando do multiport capaz de detectar as falhas que ocorrem entre a memória de acesso aleatório de estática movem assim como falhas tradicionais das pilhas descobre todas as falhas possíveis e cobre todas as pilhas na memória, sem colocar confinamentes architectural na memória. Ao executar uma seqüência de teste em um porto da disposição da memória, os acessos de memória simultâneos são executados através de outros portos na memória. Se uma falha existir entre o porto sob o teste e qualquer outro porto, então as operações simultâneas interferem com os valores lidos e/ou escritos no porto sob o teste, e o teste descobre a falha. Assim, para todo o um teste portuário, o teste do interport requer somente tantas como operações de memória como o único teste portuário associado, mantendo o tempo do teste a um mínimo. Uma incorporação detecta falhas entre o porto do teste, que é um porto de leitura/gravação, e todo o outro porto, including portos lidos e escreve os portos, compreendendo seis passagens com a memória. Uma outra incorporação detecta falhas no meio para escrever os portos, compreendendo quatro passagens da memória. Uma incorporação de um circuito do teste da memória é divulgada que execute os testes do multiport.