A data processing system has at least one integrated circuit containing a central processing unit (CPU) that includes at least first and second processing cores. The integrated circuit also includes input facilities that receive control input specifying which of the processing cores is to be utilized. In addition, the integrated circuit includes configuration logic that decodes the control input and, in response, selectively controls reception of input signals and transmission of output signals of one or more of the processing cores in accordance with the control input. In an illustrative embodiment, the configuration logic is partial-good logic that configures the integrated circuit to utilize the second processing core, in lieu of a defective or inactive first processing core, as a virtual first processing core.

Un sistema dell'elaborazione dei dati ha almeno un circuito integrato contenere un'unità centrale di elaboratore (CPU) che include almeno in primo luogo ed in secondo luogo procedendo i nuclei. Il circuito integrato inoltre include le facilità dell'input che ricevono il controllo immesso specificando quale dei nuclei d'elaborazione devono essere utilizzati. In più, il circuito integrato include la logica di configurazione che decodifica il controllo immesso e, nella risposta, selettivamente controlla la ricezione dei segnali in ingresso e la trasmissione dei segnali in uscita di uno o più dei nuclei d'elaborazione in conformità con l'input di controllo. In un incorporamento illustrativo, la logica di configurazione è parziale-buona logica che configura il circuito integrato per utilizzare il secondo nucleo d'elaborazione, invece primo di un nucleo d'elaborazione difettoso o inattivo, come primo nucleo d'elaborazione virtuale.

 
Web www.patentalert.com

< Method and system for dynamically configuring a central processing unit with multiple processing cores

< Method and system for dynamically configuring a central processing unit with multiple processing cores

> Method and apparatus for evaluating the design quality of network nodes

> Method and system for identifying dynamic NAND or NOR gates from a netlist

~ 00066