A processor includes logic for tagging a thread identifier (TID) for usage with processor blocks that are not stalled. Pertinent non-stalling blocks include caches, translation look-aside buffers (TLB), a load buffer asynchronous interface, an external memory management unit (MMU) interface, and others. A processor includes a cache that is segregated into a plurality of N cache parts. Cache segregation avoids interference, "pollution", or "cross-talk" between threads. One technique for cache segregation utilizes logic for storing and communicating thread identification (TID) bits. The cache utilizes cache indexing logic. For example, the TID bits can be inserted at the most significant bits of the cache index.

Ein Prozessor schließt Logik für das Etikettieren eines Gewindebezeichners (TID) für Verbrauch mit Prozessorblöcken ein, die nicht festgeklemmt werden. Passende Nichtaufschub Blöcke schließen Pufferspeicher, Adressenumsetzpuffer (TLB), eine asynchrone Schnittstelle des Last Puffers, eine externe Gedächtnismanagementmaßeinheit (MMU) Schnittstelle und andere mit ein. Ein Prozessor schließt einen Pufferspeicher ein, der in eine Mehrzahl der N Pufferspeicherteile getrennt wird. Pufferspeicherabtrennung vermeidet Störung, "Verunreinigung" oder "Übersprechen" zwischen Gewinden. Eine Technik für Pufferspeicherabtrennung verwendet Logik für die speichernund in Verbindung stehenden Gewindekennzeichnung (TID) Spitzen. Der Pufferspeicher verwendet Pufferspeicherindex-Bewegung Logik. Z.B. können die Leckerbissen an den bedeutendsten Spitzen des Pufferspeicherindex eingesetzt werden.