An integrated circuit design method and an integrated circuit design apparatus, for increasing an efficiency of parallel processing of LSI design layout data while retaining a hierarchical structure by use of a computer capable of processing the data in parallel, take a first construction of making an internal cell composed of divided cells obtained by dividing a design cell specified by design cell data among pieces of integrated circuit design layout data on the basis of a cell division judging criterion, and of non-divided design cells other than the divided cells, then creating a plurality of unit groups of which data quantities are substantially equal to each other by combining the internal cells, and executing hierarchical parallel processing of the data contained in the internal cell per unit group, and take a second construction of restoring a non-overlapped array data region left by excluding a data region having overlapped data from an array data region containing array data among pieces of integrated circuit design layout data, with a combination of a plurality of or a single piece of array cell or unit cell.

Un metodo di progettazione del circuito integrato e un'apparecchiatura di disegno del circuito integrato, per l'aumento dell'efficienza di elaborazione parallela dei dati della disposizione di disegno di LSI mentre mantengono una struttura gerarchica per mezzo di un calcolatore capace di elaborazione dei dati parallelamente, prendono una prima costruzione di fare una cellula interna composta di cellule divise ottenute dividendo una cellula di disegno specificata dai dati delle cellule di disegno fra le parti dei dati della disposizione di disegno del circuito integrato in base ad una divisione delle cellule che giudica il test di verifica e delle cellule non-divise di disegno tranne le cellule divise, allora generando una pluralità di gruppi dell'unità di cui le quantità di dati sono l'un l'altro sostanzialmente uguali unendo le cellule interne e l'esecuzione l'elaborazione parallela gerarchica dei dati contenuti nella cellula interna per il gruppo dell'unità e prende una seconda costruzione di ristabilimento della regione non-coincisa di dati di allineamento a sinistra escludendo una regione di dati che coincide i dati da una regione di dati di allineamento che contiene i dati di allineamento fra le parti dei dati della disposizione di disegno del circuito integrato, con una combinazione di una pluralità di o di un pezzo unico della cellula di allineamento o della cellula dell'unità.