A method and apparatus for pipelining clock control signals across a chip. The present invention avoids the need for multiple clock distribution systems by allowing clock controls for clock stopping, scanning, and debugging to be distributed to all local clock buffers through pipelined non-scan latches. The test control pipeline latches may be routed along with the clock through the clock receiver, the central clock buffer, and the sector buffer areas of the chip. A relatively low speed testing mechanism may be used to drive the testing of the chip externally. The test clock is synchronized with a free-running clock on the chip to allow the circuit to be operated at speed during the testing of the chip. During boundary scan, the pipelined controls are forced to static levels which are active levels for scanning. Non-pipelined signals control the boundary scan operation based directly on the TCK clock defined in the IEEE 1149.1 boundary scan standard.

Eine Methode und ein Apparat für Pipelining stoppen Steuersignale über einem Span ab. Die anwesende Erfindung vermeidet die Notwendigkeit an den mehrfachen Taktverteilung Systemen, indem sie Taktgeberkontrollen für den Taktgeber erlaubt, der stoppt und ablichtet, und ausprüfend, auf alle Systemtaktpuffer durch durch Rohre geleitet worden verteilt zu werden nicht-lichten Sie Verriegelungen ab. Die Teststeuerrohrleitungverriegelungen können zusammen mit dem Taktgeber durch den Taktgeberempfänger, den zentrale Netztakteinrichtung Puffer und die Sektorpufferbereiche des Spanes verlegt werden. Eine verhältnismäßig langsame prüfeneinheit kann benutzt werden, um die Prüfung des Spanes außen zu fahren. Der Testtaktgeber wird mit einem Leerlauftaktgeber auf dem Span synchronisiert, um zu erlauben, daß der Stromkreis mit Geschwindigkeit während der Prüfung des Spanes bearbeitet wird. Während des Grenzscans werden die durch Rohre geleiteten Kontrollen zu den statischen Niveaus gezwungen, die aktive Pegel für Abtastung sind. die Nicht-durch Rohre geleiteten Signale steuern den Grenzscan-Betrieb, der direkt auf dem TCK Taktgeber definiert im IEEE 1149.1 Grenzscan-Standard basiert.