A self-timed translation lookaside buffer (TLB) is disclosed that utilizes a two-level match scheme to trigger the evaluation of whether a match is achieved for a received virtual address within the TLB. The first level is referred to as the local match, and the second level is referred to as the global match. An entry of a TLB comprises groups of bits, with each group coupled to a separate local match line. Each of the local match lines of an entry is coupled to a global match line, which is initially set to a high voltage level and discharges to a low voltage level if any of the local match lines indicate a mismatch for their respective group. Accordingly, when the global match lines are evaluated, if the global match line has a high voltage level it indicates that the associated TLB entry matches the virtual address, otherwise the global match line indicates a mismatch for the entry. Multiple global match lines are evaluated to trigger a memory access for a matching entry. More specifically, in a preferred embodiment, a pair of neighboring global match lines are input to a NAND gate, the output of which triggers the evaluation of whether a match is achieved for either entry.

Собственн-priurocenny1 буфер lookaside перевода (TLB) показан использует на двух уровнях схему спички для того чтобы вызвать оценку достигана ли спичка для полученного фактически адреса в пределах TLB. Первый уровень назван местная спичка, и второй уровень назван гловальная спичка. Вход TLB состоит из групп в составе биты, при каждая группа соединенная к отдельно местной линии спички. Каждая из местных линий спички входа соединено к гловальной линии спички, которая первоначально установлена к высоковольтному уровню и разряжает к уровню низкого напряжения тока если любая из местных линий спички показывают рассогласование для их соответственно группы. Соответственно, когда гловальные линии спички оценены, если гловальная линия спички имеет высоковольтный уровень, котор она показывает что associated вход TLB сопрягает фактически адрес, в противном случае гловальная линия спички показывает рассогласование для входа. Множественные гловальные линии спички оценены для того чтобы вызвать доступ к памяти для сопрягая входа. Более специфически, в предпочитаемом воплощении, пара соседских гловальных линий спички input к стробу nand, выходу которых пусков оценка достигана ли спичка для любого входа.