An instruction decode unit is described including circuitry coupled to receive an instruction. The instruction identifies multiple operands, one of which is a destination operand. The circuitry responds to the instruction by producing: (i) operand codes specifying the operands, wherein the operand codes are produced in the order in which the operands are identified within the instruction, and (ii) a destination operand signal identifying the destination operand. In one embodiment, the decode unit responds to the instruction by producing the operand codes, operand address information, control signals, and the destination operand signal. A processor including the instruction decode unit is also described, as is a computer system including the processor. The instruction may include operand information which identifies the operands. The instruction may also include destination operand information which indicates which of the operands is the destination operand. The circuitry may produce the destination operand signal dependent upon the destination operand information. The instruction may be a member of an instruction set including instructions having a variable number of bytes. In one particular example, the instruction may be an x86 instruction including operand information which identifies two operands. The instruction may include a direction bit, and the value of the direction bit may indicate which of the two operands is the destination operand. In this case, the circuitry may produce the destination operand signal dependent upon the value of the direction bit.

Uma instrução descodifica a unidade é descrita including os circuitos acoplados para receber uma instrução. A instrução identifica os operandos múltiplos, um de que é um operando do destino. Os circuitos respondem à instrução produzindo: (i) o operando codificam especificar os operandos, wherein os códigos do operando são produzidos na ordem em que os operandos são identificados dentro da instrução, e (ii) um sinal do operando do destino que identifica o operando do destino. Em uma incorporação, a unidade da descodificação responde à instrução produzindo os códigos do operando, a informação do endereço de operando, os sinais de controle, e o sinal do operando do destino. Um processador including a instrução descodifica a unidade é descrito também, como é um sistema computatorizado including o processador. A instrução pode incluir a informação do operando que identifica os operandos. A instrução pode também incluir a informação do operando do destino que indica qual dos operandos é o operando do destino. Os circuitos podem produzir o dependente do sinal do operando do destino em cima da informação do operando do destino. A instrução pode ser um membro de um jogo de instrução including as instruções que têm um número variável dos bytes. Em um exemplo particular, a instrução pode ser uma instrução x86 including a informação do operando que identifica dois operandos. A instrução pode incluir um bocado do sentido, e o valor do bocado do sentido pode indicar qual dos dois operandos é o operando do destino. Neste caso, os circuitos podem produzir o dependente do sinal do operando do destino em cima do valor do bocado do sentido.