A memory controller for a memory subsystem of a computer system connects to a processor bus. The memory controller is for use with memory devices such as RDRAM or DDR SDRAM that allow for multiple open pages. Memory references are remapped by an address mapper and processed by a page tracking buffer to keep track of open pages in the memory devices. The controller also has a state machine, and an interface to memory devices. The page tracking buffer has a row address content addressable memory for determining when a reference is in an open page, and a bank content addressable memory for determining when a reference is to the same bank as an open page. The controller closes open pages of a bank prior to opening new pages in that bank. The page tracking buffer has fewer lines than the product of the maximum number of memory devices times the maximum number of simultaneously open pages of each device, but provides for tracking any page of any of the memory devices.

Un regulador de la memoria para un subsistema de la memoria de un sistema informático conecta con un autobús del procesador. El regulador de la memoria está para el uso con los dispositivos de memoria tales como RDRAM o DDR SDRAM que permitan páginas abiertas del múltiplo. Las referencias de la memoria remapped por un mapper de la dirección y son procesadas por una página que sigue el almacenador intermediario para no perder de vista las páginas abiertas en los dispositivos de memoria. El regulador también tiene una máquina del estado, y un interfaz a los dispositivos de memoria. La página que sigue el almacenador intermediario tiene una memoria direccionable contenta de la dirección de la fila para determinarse cuando una referencia está en una página abierta, y una memoria direccionable contenta del banco para determinarse cuando una referencia está al mismo banco que una página abierta. El regulador cierra las páginas abiertas de un banco antes de las páginas nuevas de la abertura en ese banco. La página que sigue el almacenador intermediario tiene pocas líneas que el producto del número máximo de los tiempos de los dispositivos de memoria el número máximo de páginas simultáneamente abiertas de cada dispositivo, pero preve seguir cualquier página de cualesquiera de los dispositivos de memoria.

 
Web www.patentalert.com

< Network interface module for receiving cable television broadcasting

< Duty cycle correction circuit with frequency-dependent bias generator

> Circuit and method for convolutional interleaving using a single modulo operation

> Method and apparatus for testing a process in a computer system

~ 00065